【摘要】本發明涉及一種芯片測試機制與相關方法。本發 明在芯片的高速總線的接口電路內建立內部的內回路;當要為 芯片進行輸入輸出測試時,使該高速總線接口電路發出信息并 經由內回路接收本身所發出的信息,以此來驗證芯片的輸入輸 出功能與時序。由于本
【專利類型】外觀設計 【申請人】范紀 【申請人類型】個人 【申請人地址】中國臺灣 【申請人地區】中國 【申請人城市】臺灣省 【申請號】CN200630003982.6 【申請日】2006-02-27 【申請年份】2006 【公開公告號】CN300694308D 【公開公告日】2007-09-26 【公開公告年份】2007 【授權公告號】CN300694308D 【授權公告日】2007-09-26 【授權公告年份】2007.0 【發明人】范紀 【主權項內容】無 【當前權利人】范紀 【當前專利權人地址】中國臺灣
未經允許不得轉載:http://www.mhvdw.cn/1776442323.html
喜歡就贊一下






