【摘要】一種電子裝置的防塵結構，包含：一絕緣本體，該絕緣本體一側開設有至少一插卡空間，且該絕緣本體至少一側設有一弧形軌道延伸至該插卡空間的開口端；一防塵蓋，遮設上述插卡空間的開口端，且該防塵蓋側壁對應上述弧形軌道；如上述構造，當插卡空間閑置
【摘要】 一種測試電路，用以測試一集成電路芯片中的數 字邏輯電路，包括一儲存裝置、第一多任務器模塊以及一選擇 裝置。儲存裝置用以依據加載信號與一址選擇信號，分別儲存 測試樣本的第一N位群組、第二N位群組、第三N位群組以 及第四N位群組。第一多任務器模塊耦接至儲存裝置與第一數 字邏輯電路模塊，用以并列傳送由第一數字邏輯電路模塊接收 并執行的該第一N位群組、該第二N位群組、該第三N位群 組以及該第四N位群組，以并列產生第一M位群組、第二M 位群組以及第三M位群組。選擇裝置耦接至該第一數字邏輯 電路模塊，用以依據該地址選擇信號，依序選擇該第一M位 群組、該第二M位群組以及該第三M位群組中的其中之一， 輸出一第一測試結果。 【專利類型】發明申請 【申請人】威盛電子股份有限公司 【申請人類型】企業 【申請人地址】中國臺灣臺北縣 【申請人地區】中國 【申請人城市】臺灣省 【申請號】CN200610142334.8 【申請日】2006-10-10 【申請年份】2006 【公開公告號】CN1928578A 【公開公告日】2007-03-14 【公開公告年份】2007 【授權公告號】CN100442072C 【授權公告日】2008-12-10 【授權公告年份】2008.0 【發明人】吳政原; 張建誠 【主權項內容】1.一種測試電路，用以測試一集成電路芯片中的數字邏輯電路，包括： 一儲存裝置，用以依據一加載信號與一地址選擇信號，分別儲存一測試 樣本的一第一N位群組、一第二N位群組、一第三N位群組以及一第四N 位群組； 一第一多任務器模塊，耦接至該儲存裝置與一第一數字邏輯電路模塊， 用以并列傳送由該第一數字邏輯電路模塊接收并執行的該第一N位群組、該 第二N位群組、該第三N位群組以及該第四N位群組，以并列產生一第一 M位群組、一第二M位群組以及一第三M位群組；以及 一選擇裝置，耦接至該第一數字邏輯電路模塊，用以依據該地址選擇信 號，依序選擇該第一M位群組、該第二M位群組以及該第三M位群組中的 其中之一，輸出一第一測試結果； 其中，每一該第一N位群組、該第二N位群組、該第三N位群組以及 該第四N位群組皆為N位，且每一該第一M位群組、該第二M位群組以及 該第三M位群組皆為M位。 ： 【當前權利人】威盛電子股份有限公司 【當前專利權人地址】中國臺灣臺北縣 【被引證次數】3 【被他引次數】3.0 【家族被引證次數】7
未經允許不得轉載：http://www.mhvdw.cn/1776646166.html
喜歡就贊一下
